# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-280025

(43) Date of publication of application: 22.10.1996

(51)Int.CI.

H04N 7/32 H04N 5/907 H04N 5/92 H04N 5/937 H04N 11/04

(21)Application number: 07-082999

(71)Applicant : SONY CORP

(22)Date of filing:

07.04.1995


(72)Inventor: MIYAZAWA TOMOJI

### (54) IMAGE SIGNAL ENCODER AND IMAGE SIGNAL DECODER

# (57)Abstract:

PURPOSE: To improve efficiency for using a data bus by fixing the burst length of a storage means, storing plural kinds of image signals on the same row address while making column addresses different, and providing a memory control means for outputting a read command and successively designating the switching of plural column addresses.

CONSTITUTION: Plural kinds of image information are stored on the same row address while fixing the burst length of the storage means composed of a synchronous DRAM. Then, after the row address is designated by an active command, the read command is outputted plural times, the plural column addresses are successively switched and designated, and the image signals on the different column addresses are read out. Namely, the image signal for each frame is sent to frame memories 3 and 4 composed of SDRAM to be controlled by a memory control circuit 5. Then, the column address to read the frame memories 3 and 4 is switched for every



two clocks and the data of a macro block to be read are sent to motion compensation circuits 7 and 8.

# **LEGAL STATUS**

[Date of request for examination]

29.03.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

- [Number of appeal against examiner's decision of rejection]
- [Date of requesting appeal against examiner's decision of rejection]
  - [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19)日本国特許广(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-280025

(43)公開日 平成8年(1996)10月22日


(51) Int.Cl.6		識別記号	庁内整理番号	FΙ			技術表示箇所
H04N	7/32			H 0 4 N	7/137		Z
	5/907			5/907		В	
	5/92		9185-5C	1	1/04		В
	5/937				5/92		Н
	11/04				5/93		С
				客查請求	未請求	請求項の数4	1 OL (全 9 頁)
(21) 出願番号		特顧平7-82999		(71)出願人	0000021	185	
					ソニー	朱式会社	
(22)出顧日		平成7年(1995)4		東京都。	品川区北品川 6	5丁目7番35号	
				(72)発明者	宮澤 名	智司	
					東京都。 一株式会		5丁目7番35号 ソニ
				(74)代理人		小池 晃	(外2名)

# (54) 【発明の名称】 画像信号符号化装置及び画像信号復号化装置

# (57)【要約】

【構成】 フレーム毎の画像信号を、メモリ制御回路5 によって制御される、SDRAMから成るフレームメモ リ3、4に送り、このフレームメモリ3、4のリードを 行うカラムアドレスを2クロック毎に切り換えて読み出 されるマクロブロックのデータを動き補償回路7、8に 送る。

【効果】 データバスの使用効率を向上させることがで きる。



#### 【特許請求の範囲】

v

【請求項1】 画像信号をシンクロナスDRAMから成 る記憶手段に書き込み、この書き込まれた画像信号を読 み出して圧縮符号化を行う画像信号符号化装置におい て、

上記記憶手段のバースト長を固定し、同一ロウアドレス 上に複数種類の画像信号をカラムアドレスを異ならせて 記憶させ、アクティブコマンドで上記ロウアドレスを指 定した状態で、リードコマンドを複数出力して複数のカ ラムアドレスを順次切り換え指定するメモリ制御手段を 10 有することを特徴とする画像信号符号化装置。

【請求項2】 上記記憶手段は、動きベクトル検出及び 動き補償の信号処理を行う際に用いられるフレームメモ リであることを特徴とする請求項1記載の画像信号符号 化装置。

【請求項3】 伸長復号化された画像データをシンクロ ナスDRAMから成る記憶手段に書き込んで出力する画 像信号復号化装置において、

上記記憶手段のバースト長を固定し、同一ロウアドレス 上に複数種類の画像信号をカラムアドレスを異ならせて 20 記憶させ、アクティブコマンドで上記ロウアドレスを指 定した状態で、リードコマンドを複数出力して複数のカ ラムアドレスを順次切り換え指定するメモリ制御手段を 有することを特徴とする画像信号復号化装置。

【請求項4】 上記記憶手段は、動きベクトル検出及び 動き補償の信号処理を行う際に用いられるフレームメモ リであることを特徴とする請求項3記載の画像信号復号 化装置。

## 【発明の詳細な説明】

# [0001]

【産業上の利用分野】本発明は、同期型DRAM(Sync hronous DRAM)をフレームメモリに用いた画像信号符号 化装置及び画像信号復号化装置に関する。

#### [0002]

【従来の技術】従来、画像信号符号化装置及び画像信号 復号化装置においては、画像信号をフレーム毎に記憶し ておくフレームメモリを有する。

【0003】とのフレームメモリに用いる半導体メモリ として、大容量で低価格な揮発性の読み出し/書き込み メモリであるダイナミックRAM(以下、DRAMとい 40 う)を用いた場合には、動作速度が高速ではないので問 題がある。また、不揮発性のスタティックRAMは、動 作速度は速いが、記憶容量が小さいという問題がある。 【0004】よって、高速に連続アクセスを行うことが できる同期型DRAMいわゆるシンクロナスDRAM (Synchronous DRAM: 以下、SDRAMという) を用い ることが考えられている。

【0005】 CのSDRAMは、JEDEC (Joint El ectron Device Engineering Council) 準拠の、入力さ れたクロック信号の立ち上がりエッジに同期して高速バ 50 のときにはCASレイテンシを1とし、動作クロックが

ースト転送を行うDRAMである。このパースト転送と は、同一のロウアドレス上のデータを2、4、又は8の 複数ワードのブロック単位で連続してリード/ライトを 行う方式である。とのリード/ライトのワード数をバー スト長又はバーストレングスという。

【0006】また、このSDRAMは2つのバンクを兼 ね備えていることから、ロウアドレスを変更しながらの アクセス時間は、プリチャージの必要性により、通常の DRAMのアクセス時間と同等ではあるが、バンクを交 互にアクセスすることによって、一方のバンクのプリチ ャージ中に他方のパンクのデータのライトあるいはリー ドを行うことができる。

【0007】但し、ロウアドレスを切り換えながらデー タを連続してライト又はリードするためには、カラムア ドレスを与えた後にライトあるいはリードするクロック 数を8以上に設定する必要がある。

【0008】ととで、例えばランダムロウリード時のタ イミングチャートを図5に示し、SDRAMの動作につ いて説明する。

【0009】尚、バースト長は8に設定されており、バ ンクA、Bの2つのパンクを切り換えている。

【0010】先ず、バンクBのためのアクティブコマン ドRBaが出力された後にリードコマンドCBaが出力 される。これにより、このリードコマンドCBaの出力 の一定時間後、具体的には3クロック後にバンクBのデ ータの読み出しQBa<sub>1</sub>~QBa<sub>8</sub>が順次行われる。

【0011】また、このバンクBのデータの読み出しが 行われている間に、バンクAのアクティブコマンドRA aが出力された後にリードコマンドCAaが出力され

る。これにより、上記バンクBのデータの読み出しQB a, に続けてバンクAのデータの読み出しQAa, ~QA a,が順次行われる。

【0012】上述のように、SDRAMにおいてバース ト長が8であるということは、連続した8アドレス分の データがライトあるいはリードされるということであ り、連続したアドレス上のデータをライトあるいはリー ドする場合には、SDRAMのデータバスの使用効率は

【0013】また、SDRAMを高速でアクセスするた めには、リードコマンドからデータが出力されるまでの クロック数を3に設定する必要がある。これは、カラム アドレス・ストローブ (Column Address Strobe:以 下、CASという)の入力からデータ出力までの遅れ時 間をクロック数で表現した値であり、CASレイテンシ (CAS Latency) と呼ばれる。

【0014】図6には、CASレイテンシとコマンドと のタイミングを示す。ととで、バースト長は4としてい

【0015】例えば、動作クロックが25~50MHz

50~66MHzのときにはCASレイテンシを2とし、動作クロックが66MHz以上のときにはCASレイテンシを3とする。CASレイテンシが1の場合には、図6のAに示すように、クロックT,でライトコマンドWAが出力され、これに続けてクロックT,でリードコマンドRBが出力されたときには、データDA,が書き込まれて1クロック間隔をおいた後にデータのリードQB,、QB,、QB,が行われる。また、CASレイテンシが2の場合には、図6のBに示すように、データDA,が書き込まれて2クロック間隔をおいた後にデータのリードQB,、QB,が行われる。また、CASレイテンシが3の場合には、図6のCに示すように、データDA,が書き込まれて3クロック間隔をおいた後にデータのリードQB,、QB,、QB,、QB,が行われる。

## [0016]

【発明が解決しようとする課題】ところで、このSDR AMを画像信号符号化装置及び画像信号復号化装置のフレームメモリに用い、このSDRAMのバースト長を8 に設定しておき、連続したアドレスの一部のデータをリードしたいときには、アドレスが連続しているために不要なデータもリードしてしまうことになる。

【0017】例えば、動画像の圧縮符号化においては、離散コサイン変換(以下、DCTという)処理を行うときには、8×8画素のサブブロックを用いる。具体的には、図7に示すように、4個の輝度信号DCTブロックY1、Y2、Y3、Y4、2個の色差信号DCTブロックCr1、Cr2、及び2個の色差信号DCTブロックCb1、Cb2から成る、合計512バイトの8個のDCTブロックを用いる。これらのDCTブロックを複数集め 30た16×16画素のブロックをマクロブロックという。画面上での大きさは、輝度信号Yと色差信号Cr、Cbとが重なり合うので16×16となる。

【0018】そとで、図8に示すように、SDRAMのバンク0、1にそれぞれ同一ロウアドレス上のマクロブロックのデータを読み込む。同一のマクロブロックのデータは同一のロウアドレスに記録されるほうがロウアドレスの制御が少なく信号処理が簡単となる。

【0019】このように、マクロブロックのデータが記録された後に動き補償を行う場合に、動きベクトルがマ 40 クロブロックサイズの整数倍のときには、選択されたマクロブロックのデータをそのままフレームメモリからリードすれば良い。

【0020】しかし、動きベクトルがマクロブロックサイズの整数倍の値を取らない場合には、複数のマクロブロックにまたがったデータをリードする必要がある。

【0021】 ここで、SDRAMにおけるバースト長が ぱっ 8 に設定されているときには、常に8×8のDCTプロ 号行ック単位でしかデータをリードすることができないの して、不要なデータを非常に多く読み込むことになる。例 50 る。

えば、動きベクトルを整数とし、この動きベクトルが (X, Y) = (2, 2) である場合に、図9に示すよう に、輝度信号Yのマクロブロックを読み出すときには、  $(24 \times 24) / (16 \times 16) = 9 / 4$  倍のデータの バースト転送を必要とする。これは、色差信号Cr、C bのマクロブロックについても同様である。

【0022】一方、バースト長を8以下に切り換えた場合には、コマンドを送るのに数クロック分必要となり、コマンドを送っている間はデータ転送を行うことはでき10 なくなる。

【0023】そとで、本発明は上述の実情に鑑み、8以下の少ない単位でSDRAMにアクセスしたい場合に、データバスの使用効率を下げることなく、必要なデータのみにアクセスすることができる画像信号符号化装置及び画像信号復号化装置を提供するものである。

【課題を解決するための手段】本発明に係る画像信号符号化装置は、記憶手段のバースト長を固定し、同一ロウアドレス上に複数種類の画像信号をカラムアドレスを異ならせて記憶させ、アクティブコマンドで上記ロウアドレスを指定した状態で、リードコマンドを複数出力して複数のカラムアドレスを順次切り換え指定するメモリ制御手段を有することにより上述した課題を解決する。

【0025】また、本発明に係る画像信号復号化装置は、記憶手段のバースト長を固定し、同一ロウアドレス上に複数種類の画像信号をカラムアドレスを異ならせて記憶させ、アクティブコマンドで上記ロウアドレスを指定した状態で、リードコマンドを複数出力して、複数のカラムアドレスを順次切り換え指定するメモリ制御手段を有することにより上述した課題を解決する。

#### [0026]

[0024]

【作用】本発明においては、シンクロナスDRAMから成る記憶手段のバースト長を固定にして、同一のロウアドレス上に複数種類の画像信号を記憶させ、アクティブコマンドで上記ロウアドレスを指定した後に、複数回、リードコマンドを出力して複数のカラムアドレスを順次切り換え指定して、異なるカラムアドレスの画像信号を読み出す。

#### [0027]

【実施例】以下、本発明の好ましい実施例について、図面を参照しながら説明する。図1には、本発明に係る画像信号符号化装置の概略的な構成を示し、図2には、本発明に係る画像信号復号化装置の概略的な構成を示す。【0028】図1の実施例で示す画像信号符号化装置では、時間方向の相関を利用した画像圧縮符号化処理を行い、この圧縮された画像のデータを記録媒体として例えばテーブに記録する。また、図2の実施例で示す画像信号復号化装置では、この記録された画像データを読み出して画像伸長復号化処理を行い、画像信号として出力する。

【0029】尚、画像信号の時間方向の相関を利用した 髙能率符号化方式としてMPEG(Moving Picture Exp erts Group) 方式があり、このMPEG方式において は、各フレームの画像を、【ピクチャ(Intra Picture: 画像内符号化又はイントラ符号化画像)、Pピクチャ (Predictive Picture:前方予測符号化画像)、及びB ピクチャ(Bidirectionally predictive Picture:双方 向予測符号化画像)の3種類のピクチャの内のいずれか のピクチャとし、とれらの3種類のピクチャのフレーム 画像を組み合わせて圧縮符号化を行う方法が用いられて 10

【0030】との図1に示す画像信号符号化装置及び図 2に示す画像信号復号化装置においては、Bピクチャと Iピクチャとを切り換える処理を行うものとする。

【0031】先ず、記録側である図1の画像信号符号化 装置においては、信号入力端子1からはフレーム毎のデ ィジタル画像信号が入力される。ことで、SDRAMか ら成るフレームメモリ3、4はメモリ制御回路5によっ て制御されており、例えば、(N-1)番目のフレーム 画像よりも2フレーム前の(N+1)番目のフレーム画 20 像の画像信号がフレームメモリ4に書き込まれ、(N-1)番目のフレーム画像よりも1フレーム前のN番目の フレーム画像の画像信号がフレームメモリ3に書き込ま れる。

【0032】との後、信号入力端子1から(N-1)番 目のフレーム画像の画像信号が入力されて、上記3枚の フレーム画像の画像信号は動きベクトル検出回路6に送

【0033】との動きベクトル検出回路6では、上記フ レームメモリ4内の(N+1)番目のフレーム画像と上 30 記フレームメモリ3内のN番目のフレーム画像との間の 動きベクトル、及び上記フレームメモリ3内のN番目の フレーム画像と(N-1)番目のフレーム画像との間の 動きベクトルが検出される。

【0034】ここで、出力する画像データがBピクチャ の画像データである場合には、フレームメモリ4に書き 込まれた (N+1)番目のフレーム画像の画像信号が読 み出されて動き補償回路7に送られ、また、(N-1) 番目のフレーム画像は動き補償回路8に送られる。

【0035】一般的に、後述するDCT処理に用いられ 40 るDCTブロックのサイズは8×8である。1画素即ち 1ピクセルを8ビット(=1パイト)とすると、1DC Tブロックのデータ量は64パイトとなる。8ビット幅 のSDRAMを4個、あるいは16ビット幅のSDRA Mを2個用いて、SDRAMのピット幅を32ピットと すると、64パイトのデータを転送するには64/4= 16クロックを必要とする。このとき、バースト長を8 に設定し、バンク0及びパンク1の両方のパンクに32 バイトずつ記録すればシステムを設計しやすくなる。

r. Cbから成るマクロブロックとなっており、図8に 示したように、同一のロウアドレスに存在する。よっ て、マクロブロックのデータをSDRAMから読み出す 際には、リードを行うカラムアドレスを2クロック毎に 切り換えて発生させるととにより、1度のバースト転送 によって輝度信号Y及び色差信号Cr、Cbを同時に読 み込み、不要データのバースト転送を削減する。

【0037】具体的には、図2のAに示すように、81 MHzのクロック信号が出力される場合に、図2のBに 示すように、34クロック目でバンク0のアクティブコ マンドが出力されるときには、マクロブロックのデータ のカラムアドレスを切り換えるために、2クロック毎、 即ち37、39、41、43クロック目にそれぞれリー ドコマンドRD、RD、RD、RD、が出力される。 具体的には、例えば、図8に示すマクロブロックのデー タを読み出す場合には、リードコマンドRD<sub>1</sub>、RD<sub>2</sub>、 2、48の値がそれぞれ代入される。これにより、図2 のCに示すように、40クロック目から47クロック目 までに、カラムアドレスが切り換えられたバンク〇のマ クロブロックのデータが順次読み出される。

【0038】同様にして、42クロック目でバンク1の アクティブコマンドが出力されるときには、45、4 7、49、51クロック目にそれぞれリードコマンドR D<sub>1</sub>、RD<sub>2</sub>、RD<sub>3</sub>、RD<sub>4</sub>が出力される。 これにより、 バンク0のデータに継続して、カラムアドレスが切り換 えられたパンク1のデータが48クロック目から55ク ロック目までに順次読み出される。

【0039】とのようにして読み出されるデータ量は、 図3に示す太線の16×16バイト分のデータを読み出 す場合には、横20パイト、縦24パイト分のデータの みを読み出せばよく、斜線部で示される4×24=96 バイト分のデータは転送する必要が無くなる。即ち、 (20×24)/(16×16)=15/8倍のデータ の転送量で済むことになる。このときの削減率は17% である。

【0040】これにより、動き補償回路7、8にデータ 転送する際のデータバスの占有期間が短くなり、その 分、他のデータ処理用のデータ転送に振り分けることが 可能と成る。

【0041】上記動き補償回路7、8には、上記動きべ クトル検出回路6で検出された動きベクトルが送られて おり、動き補償回路7、8で動きベクトルを用いて動き 補償が行われる。との動き補償回路7、8からの出力 は、加算器9で加算平均されて予測値Ngが求められ る。さらに、予測値Neは減算器10に送られて、フレ ームメモリ3から読み出されるN番目のフレーム画像と の差分が取られ、差分N。として信号切換器11の端子 aに出力される。

【0036】また、データは輝度信号Y及び色差信号C 50 【0042】とこで、上記信号切換器11は、信号入力

端子2から入力されるB/Iセレクト信号によって切り 換えられており、Bピクチャ又はIピクチャの画像信号 の出力の切り換えを行っている。

【0043】B/Iセレクト信号がBピクチャの画像信 号の出力を示すときには、信号切換器 1 1 は端子 a に切 り換えられ、との端子aを介して得られる差分N。を基 にして画像圧縮が行われる。

【0044】また、B/Iセレクト信号がIピクチャの 画像信号の出力を示すときには、N番目のフレーム画像 の画像信号が信号切換器 1 1 の端子 b に出力される。信 10 号切換器11は端子bに切り換えられ、この端子bを介 して出力される信号を用いて画像圧縮が行われる。

【0045】尚、動き検出の方法については問わない が、動き検出の方法としては、対応するブロック間で画 素同士の差分を求め、この差分をブロック内で積算し、 その積算した値が一番小さいブロックを予測に使用する 方法等がよく用いられる。

【0046】信号切換器11から切り換え出力された画 像信号は、DCT回路12でDCT処理が施され、ま た、量子化回路13でDCT係数が量子化された後に、 可変長符号化回路14で可変長符号化されて、画像デー タとして記録符号化回路15に送られる。

【0047】との記録符号化回路15では、送られた画 像データは、上記動きベクトル検出回路6からの動きべ クトル情報及びB/Iセレクト信号と共に、誤り訂正符 号や同期識別情報が付加された後、記録のためのチャネ ルコーディング等の記録符号化が行われる。

【0048】との記録符号化された信号は、記録アンプ やヘッド等から成る記録ユニット16で記録信号として 図示しないテープに記録される。

【0049】次に、再生側である図4の画像信号復号化 装置では、再生ヘッドやアンプ等から成る再生ユニット 21によって、図示しないテープから記録信号が読み出 される。この読み出された信号は、記録復号化回路22 において、チャネルコーディングが元に戻され、誤り訂 正符号及び動きベクトル情報B/Iセレクト信号等の分 離が行われる。

【0050】との後、復号化された画像データは、可変 長復号化回路23で可変長復号化されて、逆量子化回路 24で逆量子化された後に、逆離散コサイン変換(以 下、IDCTという)回路25でIDCT処理が施され て画像信号が出力される。

【0051】 ここで、復号化されたフレーム画像の画像 信号が、記録側でIピクチャとして処理された画像信号 である場合には、この【ピクチャのフレーム画像信号 は、SDRAMから成るフレームメモリ26を介して信 号切換器33の端子bに出力される。信号切換器33は 記録復号化回路22で分離されたB/Iセレクト信号に よって端子b側に切り換えられており、端子bを介して 1ピクチャのフレーム画像の画像信号が信号出力端子3 50 カラムアドレスを順次切り換え指定するメモリ制御手段

4から出力される。

【0052】また、復号化されたフレーム画像の画像信 号が、記録側でBピクチャとして処理された画像信号で ある場合には、との画像信号は、SDRAMから成るフ レームメモリ26、27に書き込まれる。具体的には、 現在復号化されたフレーム画像が(N-1)番目のフレ ーム画像であるならば、との(N-1)番目のフレーム 画像よりも2フレーム前の(N+1)番目のフレーム画 像の画像信号はフレームメモリ27に書き込まれ、1フ レーム前のN番目のフレーム画像の画像信号はフレーム メモリ26に書き込まれる。これらのフレームメモリ2 6、27はメモリ制御回路28によって制御される。 【0053】とのように、フレームメモリ27に書き込 まれて遅延された画像信号は、上述した画像信号符号化 装置におけるデータの読み出しと同様な動作によって読 み出されて動き補償回路29に送られ、また、(N-1)番目のフレーム画像の画像信号は、動き補償回路3 0に送られる。とれらの動き補償回路29、30には上 記記録復号化回路22で分離された動きベクトルが入力 されており、この動きベクトルを用いて動き補償を行 う。との動き補償回路29、30からの出力は加算器3 1で加算平均され、さらに、加算器32でフレームメモ リ26から読み出されたN番目のフレーム画像の画像信 号との加算平均を求めた画像信号が、信号切換器33の 端子aに出力される。との信号切換器33は、記録復号 化回路22からのB/Iセレクト信号によって端子a側 に切り換えられており、この端子aを介して信号出力端 子34から出力される。

【0054】尚、上述した実施例においては、バースト 30 長を8に設定しているが、とのバースト長は8に限定さ れるものではない。

【0055】また、カラムアドレスの切換クロック数は 2に限定されず、例えば4であってもよい。

[0056]

【発明の効果】以上の説明からも明らかなように、本発 明に係る画像信号符号化装置は、記憶手段のバースト長 を固定し、同一ロウアドレス上に複数種類の画像信号を カラムアドレスを異ならせて記憶させ、アクティブコマ ンドで上記ロウアドレスを指定した状態で、リードコマ 40 ンドを複数出力して複数のカラムアドレスを順次切り換 え指定するメモリ制御手段を有することにより、動き補 償用のデータを読み出す際に、より少ないバースト転送 量で行うことが可能となり、データバスの使用効率を向 上させることができる。

【0057】また、本発明に係る画像信号復号化装置 は、記憶手段のパースト長を固定し、同一ロウアドレス 上に複数種類の画像信号をカラムアドレスを異ならせて 記憶させ、アクティブコマンドで上記ロウアドレスを指 定した状態で、リードコマンドを複数出力して、複数の

9

を有することにより、動き補償用のデータを読み出す際に、より少ないバースト転送量で行うことが可能となり、データバスの使用効率を向上させることができる。 【図面の簡単な説明】

【図1】本発明に係る画像信号符号化装置の概略的な構成図である。

- 【図2】データの読み出しタイミングを示す図である。
- 【図3】マクロブロックのデータの読み出し量を示す図である。
- 【図4】本発明に係る画像信号復号化装置の概略的な構 10 成図である。
- 【図5】SDRAMのランダムロウリード時のタイミングを示す図である。
- 【図6】CASレイテンシを説明するための図である。
- 【図7】マクロブロックを示す図である。
- 【図8】同一のロウアドレス上のデータを示す図である。
- 【図9】従来のマクロブロックのデータ読み出し量を示す図である。

【符号の説明】


3、4 フレームメモリ

\*5 メモリ制御回路

- 6 動きベクトル検出回路
- 7、8 動き補償回路
- 9 加算器
- 10 減算器
- 11 信号切換器
- 12 DCT回路
- 13 量子化回路
- 14 可変長符号化回路
- 15 記録符号化回路
- 16 記録ユニット
- 21 再生ユニット
- 22 記錄復号化回路
- 23 可変長復号化回路
- 24 逆量子化回路
- 25 IDCT回路
- 26、27 フレームメモリ
- 28 メモリ制御回路
- 29、30 動き補償回路
- 20 31、32 加算器


\* 33 信号切換器

【図3】




マクロプロックのデータの読み出し輩を示す図

【図6】




【図8】


カラムアドレス(	) (	8 1	6 2	24 3	2 4	40	48 5	66 64 Evi
パンクロ 4パイト	Υ1	Y2	Y 3	Y4	Cr1	Cr2	СР1	C 62
パンク1 4パイト	Υl	Y2	Y3	Y4	Crl	Cr2	Сы	С ь 2



画像信号符号化装置の構成図




データの読み出しタイミングを示す図




画像信号復号化装置の構成図

【図5】



【図9】



【図7】

	8	8
8	Υl	Y2
8	Y 3	Y4



	8
В	Сь1
В	С в 2

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第3区分 【発行日】平成14年7月12日(2002.7.12) 【公開番号】特開平8-280025 【公開日】平成8年10月22日(1996.10.22)

【出願番号】特願平7-82999

【年通号数】公開特許公報8-2801

【国際特許分類第7版】

H04N 7/32 5/907 5/92 5/937 11/04

[FI]

H04N 7/137 Z 5/907 B 11/04 B 5/92 H 5/93 C

### 【手続補正書】

【提出日】平成14年3月29日(2002.3.29)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0027

【補正方法】変更

【補正内容】

[0027]

【実施例】以下、本発明の好ましい実施例について、図面を参照しながら説明する。図1には、本発明に係る画像信号符号化装置の概略的な構成を示し、図4には、本発明に係る画像信号複合化装置の概略的な構成を示す。

【手続補正2】

【補正対象書類名】明細書 【補正対象項目名】0028

【補正方法】変更

#### 【補正内容】

【0028】図1の実施例で示す画像信号符号化装置では、時間方向の相関を利用した画像圧縮符号化処理を行い、この圧縮された画像データを記録媒体として例えばテープに記録する。また、図4の実施例で示す画像信号複合化装置では、この記録された画像データを読み出して画像伸長複合化処理を行い、画像信号として出力する。

【手続補正3】

【補正対象書類名】明細書 【補正対象項目名】0030

【補正方法】変更

【補正内容】

【0030】との図1に示す画像信号符号化装置及び図4に示す画像信号複合化装置においては、Bピクチャと1ピクチャとを切り換える処理を行うものとする。